DDR3测试解决方案,DDR3信号完整性测试,DDR3测试过程中应注意哪些问题?

供货厂家
上海博达数据通信有限公司  
报价
电议
联系人
周政(先生)经理
手机
13813288915
询价邮件
zhouzheng@bdcom.com.cn
发布日期
2023-12-21 02:13
编号
13030278
发布IP
183.192.0.172
区域
上海电气检测仪
地址
浦东新区居里路123号博达数据通信公司
在线咨询:
点击这里给我发消息
请卖家联系我
详细介绍
DDR3测试解决方案,DDR3信号完整性测试,DDR3测试过程中应注意哪些问题?


  3.DDR3新增的重置(Reset)功能:重置是DDR3新增的一项重要功能,并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能,如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时,DDR3内存将停止所有操作,并切换至少量活动状态,以节约电力。 在Reset期间,DDR3内存将关闭内在的大部分功能,所有数据接收与发送器都将关闭,所有内部的程序装置将复位,DLL(延迟锁相环路)与时钟电路将停止工作,而且不理睬数据总线上的任何动静。这样一来,将使DDR3达到节省电力的目的。
  4.DDR3新增ZQ校准功能:ZQ也是一个新增的脚,在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集,通过片上校准引擎(On-Die Calibration Engine,ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后,将用相应的时钟周期(在加电与初始化之后用512个时钟周期,在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。
  5.参考电压分成两个:在DDR3系统中,对于内存系统工作非常重要的参考电压信号VREF将分为两个信号,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效地提高系统数据总线的信噪等级。


------------------------------------
我们的其他产品
您可能喜欢
 
相关解决方案产品