克隆芯片(抄芯片)设计流程

发布日期 :2010-05-21 15:38 编号:420881 发布IP:124.193.218.10
供货厂家
北京福瑞创新科技有限公司
报价
2.00元/个
联系人
肖 建坡(先生)
电话
010-51735110
手机
13520795394
询价邮件
1666508545@qq.com
区域
北京电子元件成型机
地址
海淀区知春路
让卖家联系我
详细介绍
手机版链接:https://m.trustexporter.com/cz420881.htm
克隆芯片(抄芯片)设计流程
◆ 腐蚀
-塑料封装外壳的腐蚀,可看到第一层金属层
一般采用98%的硫酸加热蒸煮
-金属铝层的腐蚀,可看到多晶和有源区
采用热磷酸
-有多层金属时,去除一层金属后需要用氢氟酸去二氧化硅
-去多晶硅,染色看显现 P阱和N阱
-其它细节处理,纵向结构解剖(SEM扫描电镜/TEM透射电镜或掺杂浓度曲线测试,一般需要IC解剖不作,都是标准工艺,分立器件一般需要做)
◆ 照相拼图
-每腐蚀一层,分区域照相
-每一层金属拼合图,每一层多晶拼合图,有源区拼合图
-把拼合图处理成软件可识别的图像文件
◆ 提取、整理电路
-数字电路需要归并同类图形,例如与非门、或非门、触发器等,同样的图形不要分析多次
-提出的电路用电路绘制软件绘出,按照易于理解的电路布置,使其他人员也能看出你提取电路的功能
-提取电路的速度完全由提图人员经验水平确定
-各组件连接起来,如果不整理电路是看不出各模块的连接及功能的
◆ 分析电路
-提取出的电路整理成电路图,并输入几何参数(MOS为宽长比)
-通过你的分析,电路功能明确,电路连接无误
◆ 仿真验证,电路调整
-对电路进行功能仿真验证
-模拟电路一般采用Hspice、Cadence等工具,小规模数字电路采用Cadence,Hsim等工具
-根据新的工艺调整电路
-调整后进行验证
◆ 版图绘制验证及后仿真
-根据新的工艺文件绘制版图
-版图DRC、LVS,寄生参数提取(Dracula,Assura,Calibre等工具)
-提取的网表作仿真验证,并与前仿结果对比
-版图导出GDS文件,Tape out
http://blog.mcuol.com/xchemical/index.htm
网址:http://you.video.sina.com.cn/m/1564556195
网址:http://xchemical.blog.xunlei.com/
网址:http://www.福瑞创新.中国/
掩膜芯片专业解密部分参考型号如下:
H8/38073R - 24K H8/38074R - 32K H8/38075R - 40K
H8/38076R - 48K H8/38083R - 24K H8/38084R - 32K
H8/38085R - 40K H8/38086R - 48K H8/38098 - 96K
H8/38099 - 128K H8/38773 - 24K H8/38774 - 32K
H8/38775 - 40K H8/38798 - 96K
公司新闻
我们的其他产品
您可能喜欢
设计PCB设计IC设计VI设计LOGO设计设计展位北京设计印刷公司
 
相关设计产品