手机版链接:https://m.trustexporter.com/cz1912397.htm
当信号在传输线上传播时,只要遇到了阻抗变化,就会发生反射,解决反射问题的主要方法是进行终端阻抗匹配。
一、典型的传输线端接策略
在高速PCB抄板数字系统中,传输线上阻抗不匹配会引起信号反射,减少和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配,从而使源反射系数或负载反射系数为0。
传输线的长度符合下列的条件应使用端接技术:L > tr/2tpd。式中,L为传输线长;tr为源端信号上升时间;tpd为传输线上每单位长度的负载传输延迟。传输线的端接通常采用2种策略:使负载阻抗与传输线阻抗匹配,即并行端接;使源阻抗与传输线阻抗匹配,即串行端接。
(1)并行端接
并行端接主要是在尽量靠近负载端的位置接上拉或下拉阻抗,以实现终端的阻抗匹配,根据不同的应用环境,并行端接又可以分为如图所示的几种类型。
(2)串行端接
串行端接是通过在尽量靠近源端的位置串行插入一个电阻到传输线中来实现,串行端接是匹配信号源的阻抗,所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗。这种策略通过使源端反射系数为零,从而抑制从负载反射回来的信号(负载端输入高阻,不吸收能量)再从源端反射回负载端。
二、不同工艺器件的端接技术
阻抗匹配与端接技术方案随着互联长度、电路中逻辑器件系列的不同,也会有所不同。只有针对具体情况,使用正确、适当的端接方法才能有效地减少信号反射。一般来说,对于一个CMOS工艺的驱动源,其输出阻抗值较稳定且接近传输线的阻抗值,因此对于CMOS器件使用串行端接技术就会获得较好的效果;而TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同,这时,使用并行戴维宁端接方案则是一个较好的策略;ECL器件一般都具有很低的输出阻抗,因此,在ECL电路的接收端使用一下拉端接电阻来吸收能量则是ECL电路的通用端接技术。当然上述方法也不是的,具体电路上的差别、网络拓扑结构的选取、接收端的负载数量都是可以影响端接策略的因素,因此在高速电路中实施电路的端接方案时,需要根据具体情况来选取合适的端接方案,以获得的端接效果。
PCB设计 电路板设计 PCB板设计 高速PCB设计 IC解密
详细资料请访问公司网站:http://www.shenzhenpcb.com/
http://www.zgpcb.net
芯片解密:http://www.zgjiemi.com/
张小姐:qq756304969
邮箱(E-mail):zgpcb@126.co