DDR 眼图测试 DQ测试 DQS测试

手机版链接：https://m.trustexporter.com/cz12872441.htm
ACT = ACTIVATE                        PREA = PRECHARGE ALL                           SRX = 自刷新推出MPR = 多用处寄存器                 READ = RD，RDS4，RDS8                        WRITE=WR，WRS4，WRS8MRS=模式寄存器集                   READ AP=RDAP,RDAPS4,RDAPS8               WRITE=WRAP,WRAPS4,WRAPS8PDE=掉电进入                           REF=REFRESH                                           ZQCL=ZQ LONG CALIBRATIonPDX=掉电推出                           RESET=启动复位过程                                ZACS=ZA SHORT CALIBTATIonPRE=预充电                               SRE=自刷新进入4、工作原理在描述了上述的一些基本概念后，就可以对图1中的DDR3工作原理进行基本的描述了理解了。首先，芯片进入上电，在上电小为200us的平稳电平后，等待500usCKE使能，在这段时间芯片内部开始状态初始化，该过程与外部时钟无关。在时钟使能信号前（cke），必须保持小10ns或者5个时钟周期，除此之外，还需要一个NOP命令或者Deselect命令出现在CKE的前面。然后DDR3开始了ODT的过程，在复位和CKE有效之前，ODT始终为高阻。在CKE为高后，等待tXPR(小复位CKE时间)，然后开始从MRS中读取模式寄存器。然后加载MR2、MR3的寄存器，来配置应用设置；然后使能DLL，并且对DLL复位。接着便是启动ZQCL命令，来开始ZQ校准过程。等待校准结束后，DDR3就进入了可以正常操作的状态。对于基本的配置过程，现在就可以结束了。下面，结合CH1的控制器FPGA,说明对DDR3相关的配置。